verilog硬件语言

2019-03-25 09:49发布

站内问答 / FPGA
5164 1 987
在学习夏宇闻老师的数字系统设计verilog硬件语言的过程中，学习流水线的的设计及理解有点摸透不清，，请教高人指点。。。。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
linda
1楼-- · 2019-03-25 12:22
< / FPGA有个置顶帖，夏老师在与大家交流，楼主可以先看看夏老师的书，然后说说哪里不清楚，与夏老师探讨一下

一周热门 更多>

相关问题