专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
Altera的芯片管脚被焊断了,导致芯片的AS模式不能正常下载,怎么办?
2019-03-25 09:50
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6293
14
1138
Altera的EP3C40的芯片负责下载模式选择的管脚被焊断了,导致芯片的AS模式不能正常下载,怎么办????
因为本块板还要使用Niosii实现以太网口的收发,怎么办?????急求~~~~~ 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
jjkwz
1楼-- · 2019-03-25 15:39
< / 我已经把方法以附件的形式上传了,如果喜欢的话,就去下载吧!
加载中...
biyuming
2楼-- · 2019-03-25 18:09
精彩回答 2 元偷偷看……
加载中...
常见泽1
3楼-- · 2019-03-25 20:38
学习了也
加载中...
rowen800
4楼-- · 2019-03-26 00:23
其实JTAG下载也能固化的
加载中...
jjkwz
5楼-- · 2019-03-26 00:38
对不起啊,我今天才看到,我的这个东西居然要收钱,要收取一芯币,我也不知道怎么搞的,如果大家没有芯币下载我的这个文档的话管我借,主要是为了大家的交流学习,谢谢支持
加载中...
jjkwz
6楼-- · 2019-03-26 00:43
嗯,这个方法,我也是去年刚会的,当时想的低端了,只考虑在线调试,却忘了AS的事情了,到最后交货的时候,发现程序无法固化,然后就学习了这么一个东西,现在拿来跟大家分享分享!
加载中...
1
2
3
下一页
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>