专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
关于rom输出的问题
2019-03-25 09:51
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4162
5
1499
我在quartus2 软件中调用了一个库文件里面的rom,然后自己写了一个“.mif”.文件用来初始化这个rom。但是在拿出其中的数据时发生错误。如附件中图所见。 从rom地址位00开始取得数据我设置的是E0,但是取出来的数却是00,与我的设置的不符。 求解,谢谢 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
唐俊
1楼-- · 2019-03-25 15:37
< / module RAM(q,clock,address,clken);
input [11:0] address;
input clken;
input clock;
output [7:0] q;
rom m_rom(.q(q),.address(address),.clock(clock),.clken(clken));
endmodule
这是调用rom的程序,实际上我就是想测试rom取数对不对。
加载中...
托斯卡纳
2楼-- · 2019-03-25 17:14
精彩回答 2 元偷偷看……
加载中...
eeleader
3楼-- · 2019-03-25 21:00
查看你的仿真时序图。你仿真的结果是正确的。Q输出的第一个数据0,是Q端口的初始数据,不是ROM地址0的数据,Q端口的E0才是从ROM地址0取到数据。ROM读数据需要一个时钟以上的延迟。从上面的仿真图也可以看出这个结果。
加载中...
常见泽1
4楼-- · 2019-03-26 01:43
夏老师书里面好像有介绍吧
加载中...
唐俊
5楼-- · 2019-03-26 02:23
恩,谢谢各位。
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
input [11:0] address;
input clken;
input clock;
output [7:0] q;
rom m_rom(.q(q),.address(address),.clock(clock),.clken(clken));
endmodule
这是调用rom的程序,实际上我就是想测试rom取数对不对。
一周热门 更多>