Verilog 里的参数 是不是不能综合到硬件电路上而只能仿真中用啊？

2019-03-25 09:52发布

站内问答 / FPGA
5056 1 1094
Verilog 里的参数 是不是不能综合到硬件电路上而只能仿真中用啊 36.jpg
37.jpg
比如图中的 parameter clkdivider = 25000000/440/2;在下载到芯片里后 就有个寄存器里存了  clkdivider = 25000000/440/2这个值？求高手指导 [ 本帖最后由 wzyuliyang 于 2011-11-24 22:53 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
w645552456
1楼-- · 2019-03-25 15:24
< / 那个参数是由你写的程序自动产生的，所以大小是由程序改变的，要是直接调用的IP核的话，也一样有参数，在建立IP核的时候配置。这些参数实际是可以在硬件上实现的。要不那些IP核都用不了，你调用PLL的IP核试试，它也有参数一项

一周热门 更多>

相关问题