wire型数据与reg型数据的区别

2019-03-25 09:52发布

到底什么时候该用wire型数据,什么时候又该用reg型数据,求详细解释啊 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
12条回答
beginner
1楼-- · 2019-03-25 19:03
< /

我简单的理解为:wire型数据就相当于实际电路中的总线,是数据传输的桥梁;reg型数据相当于实际电路中的锁存器,能够存储数据,且一般需要时钟沿来驱动。

其实写HDL代码就等同于画电路原理图,当你的电路中需要使用一条总线时,就定义一个wire型变量来实现;当你的电路中需要一个锁存器,就定义一个reg型变量来实现。

mgjacky
2楼-- · 2019-03-25 21:22
 精彩回答 2  元偷偷看……
eeleader
3楼-- · 2019-03-25 21:23

支持 “沙发”的理解,比较行象,也具体!

挂在天边的鱼
4楼-- · 2019-03-26 02:31
Verilog的编写中,wire型一般用于:模块间信号互连,assign语句;
reg型一般用于always模块的组合逻辑和时序逻辑.
fxyc87
5楼-- · 2019-03-26 05:04

原帖由 beginner 于 2011-9-11 23:19 发表 我简单的理解为:wire型数据就相当于实际电路中的总线,是数据传输的桥梁;reg型数据相当于实际电路中的锁存器,能够存储数据,且一般需要时钟沿来驱动。其实写HDL代码就等同于画电路原理图,当你的电路中需要使用 ...

 

正解,学习~

chtycool
6楼-- · 2019-03-26 10:05
学习了。。。

一周热门 更多>