小程序求教

2019-03-25 09:53发布

module count4(clk,reset,out);
  input clk,reset;
  output [3:0]out;
  reg [3:0]out;
  wire clk,reset;
  always @(posedge clk)
  begin
         if(reset)  out<=4'b0000;
         else out<=out+4'b0001;
  end
endmodule //'include "count4.v"; module count4_tp;
  reg clk,reset;
  wire out;
  parameter DELY=200;
  initial #DELY clk=0;
  initial #DELY reset=0;
  count4 mycount(.clk(clk),.reset(reset),.out(out));
  always #DELY clk=~clk;
endmodule 为什么out没有输出啊??? 还有就是 为什么'include 这个不能用?用的时候有这样的错误提示:* Error: E:/Wordspace/work/count4/count4_tp.v(1): near "'i": Illegal base specifier in numeric constant.
** Error: E:/Wordspace/work/count4/count4_tp.v(1): near "'i": syntax error, unexpected "BASE", expecting "class"
求高手指教!!!
  此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
18条回答
eeleader
1楼-- · 2019-03-25 16:24
< /

1. reset没有为初始化为高后 然后变低,导致OUT输出不定台,所以后面不能执行+4‘B0001" 操作!

2. include 语句不被支持!

leomeng
2楼-- · 2019-03-25 21:17
 精彩回答 2  元偷偷看……
leomeng
3楼-- · 2019-03-25 22:24
补充一点:在源程序初始化,和在测试软件初始化有区别么?
eeleader
4楼-- · 2019-03-26 02:16

还有'timescale 这个为什么也不支持啊,是不是要提前建库啊?

 

这个仿真语句,说明时钟刻度,支持仿真不支持综合!

eeleader
5楼-- · 2019-03-26 03:07

回复 沙发 eeleader 的帖子
补充一点:在源程序初始化,和在测试软件初始化有区别么?

 

我理解如下:

源程序初始化,对程序的输出以及中间寄存器初始化!而测试软件初始化,对程序的输入信号初始化!

leomeng
6楼-- · 2019-03-26 06:05
谢谢,想选FPGA做以后的发展方向。还请前辈给点意见和建议;前辈多多指教!

一周热门 更多>