< /

`timescale 1ns/1ns    //---时间尺度
module jianmaqi_t;   
  reg clk;
  reg in;
  reg [19:0] div;     
  wire q;
//-------------初始化
  initial
  begin
    clk=0;
    in=0;
    div=20'b00110010010001101010;
  end
  always #50 clk=~clk;
//----------------------循环产生输入序列
  always @(posedge clk)
  begin
  div={div[18:0],div[19]};
  in=div[0];
  end

  jianmaqi jianmaqi(in,clk,q);
 
endmodule

这个是我自己写的一个简单的， 希望对你有帮助。 你要是用的话，还有改一下具体的模块、输入、输出名字。

根据序列器的长度以及特征设计 一个 标准长度（N）的寄存器，

  循环输入数据进入寄存器，

  每个时钟判断寄存器是否符合序列，输出 标志