谁配置过saa7121？verilog!

2019-03-25 09:55发布

站内问答 / FPGA
13290 1 1728
谁配置过saa7121？verilog! 芯片资料上写的配置模式是： 并且说SUBADDRESS是自动增加的。 但是我再程序里面，对于每个寄存器都是先写地址，再写子地址，在写子地址内容。和上面的不一样。可是结果出不来，哪位高手指点下，对于7121必须按照上图所示的方式来配置吗？ 我似乎看见过有人用c写过的程序，与我写的Verilog类似，但是对于不出效果的原因我部清楚。我仿真波形是正确的。求指点 如果有需要，我可以把我的程序贴出来. [ 本帖最后由 jokeboy999 于 2011-11-7 11:19 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 18:38
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题