专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
学习FPGA过程中的困惑
2019-03-25 09:57
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3600
11
1719
现在刚开始接触FPGA不久,看了很长时间论坛了,也学习了Verilog,试着学习应用quartusii和modelsim,现在依旧感觉没有多大进步,好像根本还没有入门,简单的仿真还能进行,遇到复杂点的,比如几个模块联合编译仿真就总是仿真失败,也没有找到原因!然后就不知道未来的学习路该怎么走下去了。很是困惑,希望FPGA的高手介绍一下学习经验,指点一二。还有就是如果再往下,应该再学习些什么呢?最好能具体点,感激不尽! 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
11条回答
xiha
1楼-- · 2019-03-26 08:40
和楼主一样的处境
加载中...
eeleader
2楼-- · 2019-03-26 10:09
希望新入门兄弟姐妹体会一句话:
时序不是仿出来的,而是设计出来的!
加载中...
奔跑的蜗牛
3楼-- · 2019-03-26 14:19
这几天已经把怎么联合仿真搞明白了,对仿真具体操作也熟练点了,呵呵,感觉多练习是王道啊!
加载中...
梦一般的虚幻
4楼-- · 2019-03-26 16:30
精彩回答 2 元偷偷看……
加载中...
奔跑的蜗牛
5楼-- · 2019-03-26 19:00
呵呵,不一定要在实验室啊,在论坛上讨论也可以,这里应该有的是高手吧
加载中...
上一页
1
2
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
希望新入门兄弟姐妹体会一句话:
时序不是仿出来的,而是设计出来的!
一周热门 更多>