关于LVTTL3.3V 和LVCMOS3.3V

2019-03-25 09:58发布

站内问答 / FPGA
6521 1 1565
在FPGA/CPLD中有两种电平，LVTTL3.3V和LVCMOS3.3V，不知道这两种具体的区别在哪里？ 从输出地高低电平来看，他们又能互相驱动 望高手指教！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
chunyang
1楼-- · 2019-03-25 18:11
< / 区别在于输入门限稍有不同：
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2.0V；VIL<=0.8V。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
互相驱动时，看VO和VI是否满足即可，二者的输入门限几乎相同，CMOS的导通内阻地，输出幅值接近Vcc和GND。

一周热门 更多>

相关问题