一个小问题

2019-03-25 09:59发布

站内问答 / FPGA
7362 4 1332
module compare(out,a,b); input [7:0] a,b; output out; reg out; always @(a or b) begin if(a>b) out=1; else out=0; endendmodule
此处若缺省else语句会出现什么逻辑？是不是会产生不定态？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
00yaliang
1楼-- · 2019-03-25 11:00
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-25 15:08

楼上说的很对！

超自然
3楼-- · 2019-03-25 18:02
也就是说一直保持1值？
vividbearylz
4楼-- · 2019-03-25 20:00
对的，如果不写这个的话就和case 里面不写default一样会生成一个锁存器，数值会保持不变。。

一周热门 更多>

相关问题