stm32 只用SWD ,JNRST JTDI JTDO 作为普通IO 不成功

2019-12-23 18:34发布

参考网上的设置:

        RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE);
        GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable, ENABLE);
       
        RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE);


但 JTDI   在上电复位时会输出高电平, JNRST 在上电复位时会输出低电平,
影响产品性能,怎么办,不知那可以修改
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
UVPOWER
1楼-- · 2019-12-23 21:01
Jtag有关的引脚端口,你有没有初始化啊
黄晨0410
2楼-- · 2019-12-23 21:18
肯定有 ,初始化,

程序正常运行时,可以作普通IO控制,只是在上电复位后的1,2S,及下载程序时,电平为高,并且 就是JTDI,JNRST  为高
my_avr
3楼-- · 2019-12-24 01:59
这个无解,默认内部上拉
cocom
4楼-- · 2019-12-24 06:01
 精彩回答 2  元偷偷看……
swortering
5楼-- · 2019-12-24 08:21

#define        GPIO_CONFIG_REMAP                        0x04000B10
*           ||||||||+------- 8|SWJ[0]: 000: full swj(JTAG-DP+SW-DP) 001:000 without NJTRST
*           |||||||+-------- 9|SWJ[1]: 010: JTAG-DP disabled and SW-DP enabled
*           ||||||+--------- A|SWJ[2]: 100: JTAG-DP disabled and SW-DP disabled
        AFIO->MAPR = GPIO_CONFIG_REMAP;

黄晨0410
6楼-- · 2019-12-24 09:38
最后,把产品原理图改一下, OD输出, 高电平,不动作,低电平动作.

一周热门 更多>