专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
关于Cyclone III和IV的未用到时钟专用管脚
2019-03-25 10:01
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
18279
3
965
Cyclone III的没用到的专用时钟管脚大家是如何接的呢?上次看到一个坛友问这个问题,我告诉他直接悬空或者接地都行,悬空的做法我是用过的。但是我又仔细翻了下Pin Connection Guidelines发现Cyclone III的专用时钟管脚要求是接地的,于是我又查阅了DE0 开发板的原理图,DE0也是用的Cyclone III器件,发现DE0的时钟管脚也是悬空的。想问下大家是怎么做的?悬空会产生不稳定吗? 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
eeleader
1楼-- · 2019-03-25 12:43
< / 建议没用时钟管脚定义成输入,并且接到地。这样抗干扰性强一些!
加载中...
wstt
2楼-- · 2019-03-25 18:13
EELEADER的意思是悬空的时钟管脚会把,干扰耦合到全局时钟网络吗?
加载中...
lan54160
3楼-- · 2019-03-25 22:57
我接地了
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>