时钟clk由输入量a和b与门产生，作为D触发器的时钟信号，用VHDL语言怎么编啊?

2019-03-25 10:01发布

6663 2

时钟clk由输入量a和b与门产生，作为D触发器的时钟信号，用VHDL语言怎么编啊?
好像clk不能定义成变量variable和signal类型，该怎么编啊此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-03-25 14:09

< /

需要注意请不要用门控时钟作为D触发器的控制时钟，这样会产生时序问题啊！

2楼-- · 2019-03-25 17:24

精彩回答 2 元偷偷看……