actel FPGA的第一个实验失败的,大家帮忙看看呢!谢谢了

2019-03-25 10:02发布

不知道为何周立功做的FPGA选择actel 的加上比较难用的libero开发环境。用过Q2再用这个好不习惯那!我照着书抄的第一个FPGA的led程序:module LED(clk48M,rst,ledout);    input clk48M;    input rst;    output [1:0] ledout;    reg [1:0] ledout;    wire led_clk;    reg [23:0] count;
    always@(posedge clk48M or posedge rst)    begin    if(rst)        count<=19'd0;    else        count<=count+24'd1;    end
    assign led_clk=count[23];
    always@(posedge led_clk or posedge rst)    begin    if(rst)        ledout<=0;    else        ledout<=ledout+2'd0;    endendmodule这上面明明有   input clk48M;    input rst;    output [1:0] ledout;也就是分配管脚的时候,应该有4个IO,但是编译报告内是这样的 Input I/O                     | 0             | 0            | 0    Output I/O                    | 2             | 0            | 0
没有INPUT IO,分配管脚的时候也没有,,怎么办呢!先谢谢大家了!

此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
eeleader
1楼-- · 2019-03-26 10:00

其实这个问题是这样的,ACTEL的综合器SYNPLIFY , 比较智能。通过翻译的程序,发现你的程序输出与输入不相关,所以不需要分配管脚。

一周热门 更多>