vhdl可以指定赋值的位数吗？

2019-03-25 10:03发布

站内问答 / FPGA
5003 2 1709
vhdl可以像verilog中(a <= 30'd5;)一样对信号指定赋值的位数吗？     此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
tx_xy
1楼-- · 2019-03-25 20:48
 精彩回答 2  元偷偷看……
eeleader
2楼-- · 2019-03-26 00:33
VHDL不支持这种语法形式！

一周热门 更多>

相关问题