有没有以前做过powerlink的前辈可以指点一下，到底CPU的主频到达多少Mhz可以让powerlink周期达到200us.

目前项目考虑了几个方案。 主要是powerlink主站。
1：FPGA方案  ，该方案的优点是灵活，据说NIOSII可以跑到200M，但是难度大，而且这个方案是最不稳定了，还需要熟悉NIOS。成本倒是不怎么高。

2：LPC4300方案  该方案是ARM M4+M0方案，M0专门跑powerlink。这个方案的问题是，204Mhz的M0核可以让powerlink的循环周期到达多少？

3：飞思卡尔的MVF60NN151方案，该方案也是双核方案ARM A5+M4 双核，A5可以达到500mHZ，但是M4只有168Mhz  A5跑powerlink协议可以让循环周期到达多少呢？

有没有前辈能指点一下的。