基于CPLD的开关稳压电源设计 求帮助

2019-03-25 10:04发布

站内问答 / FPGA
18523 1 1231
各位朋友，我的课题是基于CPLD的开关稳压电源设计，在QuartusⅡ软件界面中利用Verilog HDL语言完成从设计输入到硬件配置的完整CPLD设计流程。实现输出电压1.25~15V，分辨率为0.01V；纹波不大于3dB；输出功率不小于15W的总体要求。
   我想问下软件设计时该选择什么芯片 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 13:25
< /

如果要时序如开关电源芯片控制器UC3844的功能，估计CPLD还完成不了，因为容量太小了。那样建议选用FPGA。如果只是做负反馈控制+电压采样控制，选择一个MAX 1270。ALTERA的第II代CPLD。

一周热门 更多>

相关问题