专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
sysgen点generation长时间完不成
2019-03-25 10:06
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
2388
4
917
各位大侠: 小弟用sysgen编了一个简单的模块IIR,包括2个加法,3个乘法,延迟等。 仿真没有问题,当点generation时,长时间停留在running netlist,无法完成。 换了一个最简单的,只包括一个延迟的模块,可以完成。 版本:10.1.03,打了最新的update,Matlab2007a。 不知道从哪下手。 之前报过out of memory的错误,曾经用环境变量把java虚拟机的内存限制到512M,搞定。 请指教。。。谢了!! 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
guo253
1楼-- · 2019-03-25 18:30
< / 顶起,往遇到类似情况的兄弟们不吝赐教
加载中...
eeleader
2楼-- · 2019-03-25 20:00
顶一下,这方面的高手出来解决问题。不过你这种问题,感觉软件问题,重启应该就可以了。
加载中...
guo253
3楼-- · 2019-03-25 23:34
重启过,没效果,从何下手啊。。
加载中...
平湖秋月
4楼-- · 2019-03-26 01:35
你用的什么版本的sysgen,那些demos我大多数都试过,
我用的ise12.4和13.1,这些都是网上下载的,xilinx给我授权的版本是10.1太老,我没有用。从我使用的情况来看,可能是你的license有问题,重新找个破解看看,相信这个问题可以解决的
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
顶一下,这方面的高手出来解决问题。不过你这种问题,感觉软件问题,重启应该就可以了。
我用的ise12.4和13.1,这些都是网上下载的,xilinx给我授权的版本是10.1太老,我没有用。从我使用的情况来看,可能是你的license有问题,重新找个破解看看,相信这个问题可以解决的
一周热门 更多>