FPGA板子SDRAM问题

2019-03-25 10:09发布

站内问答 / FPGA
3429 1 1795
  我最近做了几块FPGA的板子，有一块比较奇怪，verilog可以正常读写SDRAM,就是写入一个数据，再读出来是正确的，但跑NIOS II run AS 那里在线调试却最终提示验证失败在SDRAM那段地址，我不知什么原因，现在还找不到，下NIOS II的程序进去也不能运行，大家有没有遇到过这种情况。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 15:08
< /

有没有这个可能：

       你FPGA单独读写操作的是一个地址。而NIOS系统操作的是一段地址。

 

可没可能你SDRAM的地址线或数据线焊接短路，造成上面的现象！

一周热门 更多>

相关问题