请教Cadence SPB 16.6放置网络别名的问题

2019-12-30 19:26发布

最近开始学习Cadence,试着用Cadence画个板子,结果在画原理图的时候遇到了个网络别名的问题,具体如图1所示:

两个网络SP1和GND,SN1和SL_A连接在一条线上,我想给SP1和SN1添加差分对的时候不显示SP1和SN1这两个网络,会被认为是GND和SL_A,我百度之后如图2所示:

里面有个Net-Tie元件,继续百度说是在Cadence的standard库中有个叫alias的元件,可惜没找到。所以请教大家同一个网络起不同的名字该怎么解决?(不想用0Ω电阻)
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
dboyzju
1楼-- · 2019-12-30 22:05
没有人遇到过这个问题吗?
psl_87
2楼-- · 2019-12-31 01:11
顶一个,我也遇到这问题,同求解决办法
yuntianrenren
3楼-- · 2019-12-31 05:37
 精彩回答 2  元偷偷看……
yuntianrenren
4楼-- · 2019-12-31 06:02
alias是用在符号的别名上,图2估计就是做一个直连的封装。
dboyzju
5楼-- · 2019-12-31 06:43
yuntianrenren 发表于 2017-3-6 13:16
在属性里面SPI1和GND只能2选一。建议你做个元件,封装就是一根连起来的线,这样不就得了。。 ...

这主意不错,不过看到过AD还是哪个软件下面有人弄过,还是过不了DRC检查,今晚我也试一下
yuntianrenren
6楼-- · 2019-12-31 10:33
dboyzju 发表于 2017-3-6 13:20
这主意不错,不过看到过AD还是哪个软件下面有人弄过,还是过不了DRC检查,今晚我也试一下  ...

我在allegro下一直都是这样做,没发现问题。

一周热门 更多>