STM32F205时钟设置问题

2019-12-31 19:14发布

做了一块STM32F205的板UCGUI也搬上去了。本以为DASHEET上说的120M会快但是刷屏速度还慢些。总感觉时钟配置没对,谁做过的来讲讲。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
13条回答
jiaowoxiaolu
1楼-- · 2019-12-31 22:15
20x的库默认是25M晶振,你看看你用的是不是8M晶振? 8M晶振在库文件里面改一下PLL分频值就行了
tarzar
2楼-- · 2020-01-01 01:34
 精彩回答 2  元偷偷看……
yuwangwangyu
3楼-- · 2020-01-01 02:54
jiaowoxiaolu 发表于 2014-11-10 10:32
20x的库默认是25M晶振,你看看你用的是不是8M晶振? 8M晶振在库文件里面改一下PLL分频值就行了 ...

我用的是16M  
/* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
#define PLL_M      25
#define PLL_N      240

/* SYSCLK = PLL_VCO / PLL_P */
#define PLL_P      2

/* USB OTG FS, SDIO and RNG Clock =  PLL_VCO / PLLQ */
#define PLL_Q      5
根据上面的公式 ,最后让SYSCLK的值为120M就可以了吗?还是要改最大的那个头文件  ?
cf5257
4楼-- · 2020-01-01 06:05
修改system_stm32f2xx.c中的宏定义:

/* PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N */
#define PLL_M      16
#define PLL_N      240

/* SYSCLK = PLL_VCO / PLL_P */
#define PLL_P      2

/* USB OTG FS, SDIO and RNG Clock =  PLL_VCO / PLLQ */
#define PLL_Q      5
qufuta
5楼-- · 2020-01-01 09:16
始终配置需要很大的耐心,希望留住把代码贴上来
nongxiaoming
6楼-- · 2020-01-01 10:00
F2xx和4xx都是先把外部时钟分频成1M,然后在pll到主频的两倍,然后再2分频的,时钟配置很好改。

一周热门 更多>