求高手指点为什么只能计数低八位

2019-03-25 10:15发布

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity clock_10Hz is
port(reset:in std_logic;
clk_in:in std_logic;
clk_out: out std_logic_vector(21 downto 0));
end clock_10Hz ; architecture behavioral of clock_10Hz is
signal clk_cnt:std_logic_vector( 21 downto 0);
signal clk_bit: std_logic; begin
gen_clock:process(clk_in ,reset)is
begin if(reset='0') then
clk_cnt <="0000000000000000000000";
clk_bit <= '0'; elsif rising_edge(clk_in)then
if(clk_cnt=1199999)then
clk_cnt <="0000000000000000000000";
clk_bit<=not clk_bit; else
clk_cnt<=clk_cnt+1; end if; end if; end process; clk_out<=clk_cnt; end behavioral; 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
jinheng23
1楼-- · 2019-03-25 16:30
< /

从代码上看你应该是想做一个分频器。最后出来10HZ的信号。你的输出应该是STD_LOGIC 而不是STD_LOGIC_VECTOR(21 DOWNTO 0)

另外你的clk_cnt定义的是std_logic_vector(21 downto 0),为什么你却又写if clk_cnt=11999999呢?

说的不对请不要在意。

[ 本帖最后由 jinheng23 于 2011-7-24 20:15 编辑 ]
eeleader
2楼-- · 2019-03-25 19:15
 精彩回答 2  元偷偷看……
gz475514589
3楼-- · 2019-03-25 19:57
楼主的PROCESS中用了三个IF最后在进程结束时只有2个END IF ,程序编译应该通不过吧

一周热门 更多>