高电平输入脚，FPGA烧写程序后就变为低！

2019-03-25 10:16发布

站内问答 / FPGA
10813 5 1463
母板给子板提供一高电平信号，3.3V， 1）上电后，子板联插在母板上，母板输出端口A为3.3V 2）上电后，插上子板，但子板没烧写程序，母板与子板的此接口A为3.3V 3）上电后，插上子板，把程序烧写进子板，母板与子板的此接口A为1V 这是不是和FPGA胡管脚分配有关？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
shilaike
1楼-- · 2019-03-25 15:28
< / 安LZ的说法，你没有用到A口了，那么，最好将不用的脚设置一下。
chunyang
2楼-- · 2019-03-25 17:13
 精彩回答 2  元偷偷看……
eeleader
3楼-- · 2019-03-25 19:25

问题的原因：

          下载该程序，该端口定义为了高阻态，所以测量为1V。

仙猫
4楼-- · 2019-03-26 00:24
　确实很像是这种情况：下载前，由于电路的接法使得该I/O脚的内置上拉激活，因此量出来是3.3V；下载后，由于该脚未定义或指定为高阻但没有内置上拉，因此是个不定电平（可能看到是1V左右）。
wanglei0307
5楼-- · 2019-03-26 05:17
该引脚我是用到的，当子板上电烧写程序后，对该脚的信号赋值为1时，测出电压为1V左右

一周热门 更多>

相关问题