我的“关于5V容忍电压的实验”:
0. 实验芯片:STM32F101C6T6A。
1. 置PB6于OG输出模式。
2. 5V容忍脚(选PB6)串接12K电阻到“外接电压”。
3. “外接电压”=8.00V,VPB6在输出1,0时,分别为7.92V和0.02V。
4. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.02V。
5. 5V容忍脚(选PB6)串接200欧姆电阻到“外接电压”。
6. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.66V。
结论:ST资料中关于“VDD_FT”的描述是不严肃的。
关于这个问题的讨论已经1年半了。
刚发的帖子“__STM32__,关于开漏输出,是否已有结论? ”又得不到回应。很不高兴。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
请注意,这个"5V容忍"是从"five-volt tolerant"翻译而来,如果你对中文译文的理解有疑问,可以根据英文原意理解。
目前我能回答的是:5V容忍意味着,如果你施加5V到5V容忍引脚,1)该引脚不会损坏,2)外部信号(5V电压)不会被拉低。
你使用外部8V电压,这已经超出了芯片正常操作的允许范围,因此我无法对这种超出正常范围的芯片行为做解释;实际上,你不应该在超出允许范围的工作条件下使用该产品。
最后我还是想知道,你有什么具体的理由要知道VDD_FD的确切值。
-----------------------------------------------------.
你不应该指责我。我是实验,不是“使用”。不可以吗?错了吗?
为什么实验?因为你们不告诉我。
一周热门 更多>