ST资料中关于“VDD_FT”的描述是不严肃的

2020-01-04 18:47发布

我的“关于5V容忍电压的实验”:
0. 实验芯片:STM32F101C6T6A。
1. 置PB6于OG输出模式。
2. 5V容忍脚(选PB6)串接12K电阻到“外接电压”。
3. “外接电压”=8.00V,VPB6在输出1,0时,分别为7.92V和0.02V。
4. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.02V。
5. 5V容忍脚(选PB6)串接200欧姆电阻到“外接电压”。
6. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.66V。

结论:ST资料中关于“VDD_FT”的描述是不严肃的。

关于这个问题的讨论已经1年半了。
刚发的帖子“__STM32__,关于开漏输出,是否已有结论? ”又得不到回应。很不高兴。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
55条回答
elder60
1楼-- · 2020-01-05 15:16
 精彩回答 2  元偷偷看……
__STM32__
2楼-- · 2020-01-05 17:14
“实际上,你不应该在超出允许范围的工作条件下使用该产品。”

这不是指责,这是常识、是忠告。


该引脚内部电路对异常电压的耐受程度,与芯片生产时的条件有关,但我们保证5V没有问题,其它所有异常情况都不能保证。要知道,芯片的特性参数一定是留有余量的,任何一个半导体厂商都不可能告诉你他留有多少余量,因为这是一个不确定值,或者说具有一个分布特性。我们能告诉你的仅仅是,在允许范围的工作条件下使用该产品,芯片的功能正常并且不会损坏。

例如:手册上说STM32的供电电压是2.0V~3.6V,极限供电电压不能超过4V,这不是说你提供4.1V电压,芯片一定损坏,但你也不能说某次试验芯片可以忍受5V供电,就认为该产品所有芯片都可以忍受5V供电。引脚的5V容忍这个特性,也是一个道理。
snoopyzz
3楼-- · 2020-01-05 21:10
超出器件手册的实验属于破坏性实验
其结果不具有普遍性
而且,
LZ的你的实验测试了全部功能,无一遗漏?
包括EEPROM擦写次数等等?
elder60
4楼-- · 2020-01-06 02:57
和EEPROM擦写次数等等有关吗?别扯远了。
破坏性实验吗?12K电阻啊。我做实验是有分寸的。所以只做到8V。

“实际上,你不应该在超出允许范围的工作条件下使用该产品。”再说一边,我没有。不要乱说。
__STM32__在【8楼】 讲的,我是明白的,重复是无意义的。

请你回答的是:VDD_FD到底有没有?你可以回答不知道。
__STM32__
5楼-- · 2020-01-06 04:45
我不知道,也没有必要知道。

但是如果你有合理的理由,我可以去询问设计师。如果你不能说服我,我如何回答设计师提出的问题?

真搞不懂你到底要干什么。
__STM32__
6楼-- · 2020-01-06 08:36
 精彩回答 2  元偷偷看……

一周热门 更多>