我的“关于5V容忍电压的实验”:
0. 实验芯片:STM32F101C6T6A。
1. 置PB6于OG输出模式。
2. 5V容忍脚(选PB6)串接12K电阻到“外接电压”。
3. “外接电压”=8.00V,VPB6在输出1,0时,分别为7.92V和0.02V。
4. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.02V。
5. 5V容忍脚(选PB6)串接200欧姆电阻到“外接电压”。
6. “外接电压”=5.50V,VPB6在输出1,0时,分别为5.50V和0.66V。
结论:ST资料中关于“VDD_FT”的描述是不严肃的。
关于这个问题的讨论已经1年半了。
刚发的帖子“__STM32__,关于开漏输出,是否已有结论? ”又得不到回应。很不高兴。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
不应该超出手册参数设计产品,这个大家都懂,但很多情况我们还是会依赖芯片本身的一些机制去简化外部电路设计的。
例如3.3V和5V系统的连接,一般都是用一个电阻就OK了,这样对于3.3V系统是超出了IO容忍电压的,但由于有内部钳位二极管,一般不会有大问题。
如果VDD_FT大概范围是多少没有,能承受的灌电流没有,那设计电路时如果有高于5V的电压,是不是必须要外接稳压二极管防止过压?接多大的电阻芯片就能承受?这个答案只能自己实验了。
(原文件名:STM32_Voltage_Current_Characters.GIF)
请注意:上表来自数据手册中的“绝对最大额定值”一节,在这节中对这些参数有特别的说明:
加在器件上的载荷如果超过’绝对最大额定值’列表(表7、表8、表9)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。
还有,19楼的“一般不会有大问题”值得商榷,这可能正是我们很多产品小毛病不断的根源之一。
加在器件上的载荷如果超过’绝对最大额定值’列表(表7、表8、表9)中给出的值,可能会导致器件永久性地损坏。
--------------------------------
你自己都说“载荷”了,5.5V只是“荷”,“载”在哪里?还是25mA?
如果超过5.5V器件就可能损坏,那ESD怎么处理?脉冲干扰怎么办?这些情况都有可能使IO有>5.5V的电压的,这正是钳位二极管的功能。
3.3V IO的钳位二极管是去VDD的,所以Vin最大值是VDD+0.3,只要电流不超过25mA,IO会被钳位在VDD+0.3而不会损坏。FT的IO钳位二极管到VDD_FT,而VDD_FT没有外部引脚,它的值到底是多少?按老头的测试8V都还没拉下来,25mA都不知道什么电压去了。
反过来说这还牵涉到为保证可靠性FT IO要不要设计额外防护的问题了。
这正是你所说的额外防护的问题。
关于ESD和脉冲干扰,这是另外一个问题,请不要与现在讨论的问题混淆。ESD和脉冲干扰是瞬间的高电压,但小电流,总体能量很小,仍然符合I<sub>INJ(PIN)</sub>不超过其最大值的要求。
一周热门 更多>