module fraadd(a,b);
  output[4:0] a,b ;

wire[9:0] a , b ;    可以不写 因为默认定义是吧

assign w=1.2 ;     四舍五入  1
assign v=1.6 ;     2 ？


assign a = 0 + 5*w  ;  //    5   
assign b = 0 + 5*v  ;   //    为什么是0 ？！      

endmodule 此帖出自小平头技术问答