FPGA 时序约束

2019-03-25 10:26发布

站内问答 / FPGA
15623 9 1536
在时序约束中的建立时间，保持时间，脚到脚的延时时间这些参数是自己定义的，还是根据FPGA芯片资料定义的
如果自己定义的哈，那程序下到FPGA中的话是按照自己定义的运行吗？
如果是系统定义的话，我在资料里怎么找不到这方面呢？ 用的quartus
菜鸟 求教 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
walkerinsky
1楼-- · 2019-03-25 13:08
< / PGA芯片资料定义的,给的是时序约束的最快的值，也就是极限的情况了。在时序约束中的建立时间，保持时间，脚到脚的延时时间这些参数是要根据自己的设计要求定义的。
eeleader
2楼-- · 2019-03-25 18:36
 精彩回答 2  元偷偷看……
liushuihezhi
3楼-- · 2019-03-25 22:13
谢谢你的回复，
你的意思是如果我们在约束里把最小的条件填进去，
系统会根据最小条件判定是不是正确？
如果我们什么都不填呢？我用软件仿真的时候，系统是怎么设定这些参数的，是我们选定的芯片的参数吗？
liushuihezhi
4楼-- · 2019-03-26 02:50
100M 算快吗？呵呵
walkerinsky
5楼-- · 2019-03-26 07:48
不是在约束里把最小的条件填进去，而且不要为了写约束而造约束。
系统会你在PLL设置的时钟情况来分析你的时序是否满足。所以一般不填写。
推荐你用XILINX的TIMING CONSTRAIT工具看看是怎么回事情吧，或者看看QUARTUS的手册。 选定的芯片的参数是它能满足的极限TIMING情况，根本不需要设置，而你要设置的是你的系统的TIMING情况。你把两个混淆了！建议先看看source synchronization和system synchronization的区别，以进一步了解约束是为什么。
liushuihezhi
6楼-- · 2019-03-26 13:33
真的混肴了，你一说我才感觉到可能我没分清楚。谢谢，我去找点资料再看看，能告诉我你的QQ吗？我好像你请教
1 2 下一页

一周热门 更多>

相关问题