专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
后仿真出现的问题,求高人
2019-03-25 10:28
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
1817
9
1391
最近写的一个程序做后仿真的时候出现了下面这种问题 结果就是仿真的时候输出没有变化。 做功能仿真的时候很正常,而且确定输出时正确的。下面的图是功能仿真的时候: 文件前面的标志都不对了,请问这是怎么回事啊,这个问题已经纠结了一个星期了
,求解啊,非常感谢 图放附件里了 [
本帖最后由 x1022as 于 2011-4-5 19:28 编辑
] 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
x1022as
1楼-- · 2019-03-26 09:55
这是测试文件例化顶层模块下面的文件,那些XST-...不是我自己写的模块,应该是综合或实现的时候自动加上的,该怎么进行编译啊?而且ISE里好像没有编译只有综合。
加载中...
walkerinsky
2楼-- · 2019-03-26 12:56
带问号的文件,好象是你POST-ROUTE后的网点文件,但是路径没有找对。对于使用ISE内置仿真器,没有怎么使用过。推荐对后仿真使用 modelsim,只需要vo和sdf文件就可以了。
加载中...
x1022as
3楼-- · 2019-03-26 12:59
我用的就是modelsim,已经关联过了,可以通过ISE直接调用modelsim。那些文件不是我加载上去的。应该是ISE自动加载的,所以可能不是路径的原因吧。还是要谢谢你
加载中...
上一页
1
2
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>