专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA软IP设计出错。。求高人。。。。
2019-03-25 10:29
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3060
6
1097
我在设计FPGA软IP核时,在加入PIO口时,我设置的是4个按键PIO。它们只能输入,且有上升沿中断触发。但下面出现报错。。。。就在这里停住了,下面的就走不通了。。。
求助。。。。。、
并且三态桥和FLASH也加不进去,报错。。。。。。求助。。。
[
本帖最后由 shilaike 于 2011-4-4 16:17 编辑
] 此帖出自
小平头技术问答
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
shilaike
1楼-- · 2019-03-25 16:35
< / 哎。。无人问津呀。。。。
加载中...
shilaike
2楼-- · 2019-03-25 18:37
貌似这里都是SUPER 呀。。。不喜欢讨论呀。。
只喜欢丰富的资料呀。。。
哪个好心人。。。。。SAVE SAVE ME。。。。
加载中...
wenhuawu
3楼-- · 2019-03-25 22:36
error那一行说你的中断号冲突,你有没有检查呢?这样没有工程看张图能说出个所以然很不容易
加载中...
shilaike
4楼-- · 2019-03-26 00:36
哎。。感动呀。。。终于有人回了。。。谢谢。。太感谢了。。。
不过问题已解决了。。。。。。
谢谢了。。。。
以前在做三态总线与flash加入到软IP核中的时候,一直出问题,原来把这两个加入后,要将有这根线连接起来。。。手动的。。。本人这样做后问题就OK了。。。
加载中...
eeleader
5楼-- · 2019-03-26 06:26
精彩回答 2 元偷偷看……
加载中...
shilaike
6楼-- · 2019-03-26 07:03
呵呵。。学习了。。。。。
还是感谢大家。。。。
加载中...
一周热门
更多
>
相关问题
相关文章
基于FPGA的详细设计流程
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
你知道Verilog HDL程序是如何构成的吗
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
只喜欢丰富的资料呀。。。
哪个好心人。。。。。SAVE SAVE ME。。。。
不过问题已解决了。。。。。。
谢谢了。。。。
以前在做三态总线与flash加入到软IP核中的时候,一直出问题,原来把这两个加入后,要将有这根线连接起来。。。手动的。。。本人这样做后问题就OK了。。。
还是感谢大家。。。。
一周热门 更多>