本帖最后由 yxm433 于 2014-7-17 11:12 编辑
最近在看《时间触发嵌入式系统设计模式》这书,里面推荐用“基于时间触发”的设计模式,在谈到“基于事件触发”模式时,说当多个中断同时到来时,会出现漏掉处理中断的情况,
理解不了 ,会在当2个中断同时发生的时候,会漏掉处理一个中断吗?
此书是基于8051的。
原文大概是这样的:
“
为了理解为什么当两个中断同时产生时会出现问题,先看一下这种情况下8051体系结构的工作过程。与许多微控制器相似,最初的8051体系结构支持两种不同的中断优先级:低优先级和高优先级。如果两个中断(称做中断1和中断2)迅速地连续发生,系统将做如下处理:
1、如果中断1是一个低优先级,而中断2是高优先级
低优先级中断激活的中断服务程序可以被高优先级中断打断。在这种情况下,为了让高优先级ISR执行,低优先级ISR将暂停。在大多数情况下,系统将正确运行。
2、如果中断1是一个低优先级,而中断2是低优先级
由低优先级中断激活的ISR不能被另一个低优先级中断打断。于是,对第二个中断的响应将被延迟;在一些情况下将被完全忽略。
3、高、低
情况类似
4、高、高
情况类似
注意:当心,这意味着什么!嵌入式系统的开发人员普遍有一种错误观念,即中断事件绝不会被丢失。这完全不正确。如果多个中断源可能在“随机的”时间间隔产生中断,即中断响应可能被遗漏。实际上,在同时有几个有效的中断源的情况下,几乎不可能创建程序代码来正确地处理所有可能的中断组合。
”
大家有什么看法
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
其实项目的成功与否 关键还是取决于项目负责人,如果规划方向有问题,写出来的代码即使再规范也是白扯
CM3具有中断挂起机制,当高优先级代码段运行时,低优先级中断到来时被挂起,仅仅是在NVIC中报个到,虽然NVIC会记录这个中断有来过,但是不会理会这个中断来了几次,也就是中断到来的时间信息其实是丢失了.换言之,这个中断的实时性就比较差了(当然现代CPU跑那么快,不是非常差的设计一般实时性也差不到哪里去).
其实一开始中断这个东西出现,就是为了改变程序执行流程,去处理一些事件,从这个角度上来说,只要能完成这两个任务那么中断功能就是OK的,这也意味着可以通过良好的设计来规避中断丢失,甚至保证在部分丢失以后可以正常工作这样就OK.
最后还是那句话,没有边界的结论是没有意义的,一个系统本身对实时性也好,安全性也好都是有指标的,满足这个指标就OK.
在越来越主流的中断触发事件系统架构和经典的前后台架构中,中断都起到非常重要的作用,在这种情况下,就需要好好设计中断系统,确保其稳定工作.
一周热门 更多>