fpga 的fifo制作

2019-03-25 10:34发布

有没有人懂得怎么样用fpga开发板用vhdl语言做一个48进32出的fifo?有相关资料也行!大家帮帮忙咯!感激不尽! [ 本帖最后由 hefeifei1990 于 2010-12-22 16:14 编辑 ] 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
xiaoxin1
1楼-- · 2019-03-25 18:15
< / 论坛里搜一下,很多的
异步 还是同步?
仙猫
2楼-- · 2019-03-25 22:03
 FPGA开发环境里都带着免费的FIFO自动生成工具,拿来用就可以了,还做它作甚?
 比如Xilinx ISE套件里的CORE Generator,Altera Quartus II 里的MegaWizard。
hefeifei1990
3楼-- · 2019-03-26 00:34
但是做不出来48转32的。有的都是8转8 的16转16的!
hefeifei1990
4楼-- · 2019-03-26 04:15
异步的吧!同步好像做不出来1
仙猫
5楼-- · 2019-03-26 06:22

原帖由 hefeifei1990 于 2010-12-22 22:22 发表 但是做不出来48转32的。有的都是8转8 的16转16的!

数据宽度变了当然需处理一下,不知想要怎样的输入/输出关系?

cscl
6楼-- · 2019-03-26 09:29
 精彩回答 2  元偷偷看……

一周热门 更多>