VHDL中如何将两个模块中的inout互联？

2019-03-25 10:34发布

站内问答 / FPGA
2345 2 1551
紧急求助： VHDL中如何将两个模块中的inout互联？？？？ 正在做一个接收I2C模块，为了验证，想写一个发送模块进行验证， 但是如何将两个inout互联，搞了半天也搞不明白， 十分着急，做过的兄弟快点来看看啊！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
tx_xy
1楼-- · 2019-03-25 15:52
< / 两个 inout互联 直接连啊 没问题滴 只是IO方向指示信号要搞好。
wenhuawu
2楼-- · 2019-03-25 17:35
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题