FPGA中怎样实现10倍频

2019-03-25 10:34发布

站内问答 / FPGA
1003 1 1474
在virtex-5中DCM的最低输入频率在32M，但是，要想实现10M到100M的倍频，应该怎样去做？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
tx_xy
1楼-- · 2019-03-25 18:48
< / 片外锁相环 。

一周热门 更多>

相关问题