quartus II 9.1编译后发现资源使用0%

2019-03-25 10:40发布

站内问答 / FPGA
14067 1 1763
我把各个编写的各个模块的信号连接到了一起，进行编译，布局布线等，完成后在报告中发现资源利用都为0%？但是里面我用了好多个FIFO呀，这是什么原因呢？请教各个了。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
qushaobo
1楼-- · 2019-03-25 15:15
< / 所用东东给优化了。

一周热门 更多>

相关问题