请问如何生成VerilogHDL格式的门级网表

2019-03-25 10:41发布

站内问答 / FPGA
4854 1 973
我想使用QuartusII9.0的综合工具生成VerilogHDL格式的门级网表，但是不知道该如何设置。
请教做过这方面的朋友该怎么设置才能生成。谢谢！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
linhaiqing60
1楼-- · 2019-03-25 12:50
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题