如何对Quartus II生成的TOP顶层文件进行仿真？

2019-03-25 10:41发布

站内问答 / FPGA
14392 2 1101
如何对Quartus II生成的TOP顶层文件进行仿真？TOP中有几个自己写的模块。TOP.vhd是由Create HDL design for current file生成的，请问如何对TOP.vhd进行仿真？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
ming1005
1楼-- · 2019-03-25 18:50
 精彩回答 2  元偷偷看……
hzyuyue
2楼-- · 2019-03-26 00:25
在网上  下个视频教程哈····

一周热门 更多>

相关问题