小题目求助

2019-03-25 10:42发布

站内问答 / FPGA
11837 4 1169

如何检测24位数中连续0的最大个数?

  要求： 用组合逻辑实现，而且是VERILOG     此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
andyandy
1楼-- · 2019-03-25 11:56
< / 很值得做！
chinatiger11
2楼-- · 2019-03-25 13:21
 精彩回答 2  元偷偷看……
ming1005
3楼-- · 2019-03-25 14:07

挺简单的啊，这个不难

[ 本帖最后由 ming1005 于 2010-10-11 11:49 编辑 ]
ming1005
4楼-- · 2019-03-25 16:03
如果是并行的，先串化，变成串行数据，然后检测下降沿开始计数，上升沿的时候吧计数读出来计数器清零，然后把计数比较就可以了，如果是altra公司的会有现成的比较数值的模块的。不知道这么说你明白不？

一周热门 更多>

相关问题