用计数器的输出做分频，怎样最小化时钟扭斜？

2019-03-25 10:44发布

站内问答 / FPGA
4392 2 1055
由于系统时钟是50M的，想得到如1K的低速时钟给其它模块，所以写了计数器分频。但综合时总提示：
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
这个问题怎么解决呢？   等待答疑！！！！！！！！！！！！！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader-mcu
1楼-- · 2019-03-25 14:57
< /

从上面的告警信息显示：你用分频的1K 时钟去驱动其他D触发器电路，所用提示你用门控时钟驱动。

建议你用全局时钟作为D触发器的驱动，然后用分频时钟作为使能信号控制电路使能

andyandy
2楼-- · 2019-03-25 16:43
正点！

一周热门 更多>

相关问题