如何在RedCycloneII上配置SDRAM clk的phase shift？

2019-03-25 10:50发布

刚开始使用CycloneII FPGA，和朋友借了一块RedCycloneII板（FPGA是EP1C6Q240C8），但是资料光盘找不到了。

在尝试在RedCycloneII上把NIOS跑起来。不过不知道该把SDRAM clk的phase shift配成什么值合适，试了几个值都不行。哪位大虾以前成功过？配的是什么值？

听说Altera网站上有文档讲怎么估算phase shift，但是没有找到。哪位大虾能给个准确的链接？多谢！此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。