Altera 时钟问题 PLL和直接使用的信号质量差别

2019-03-25 10:54发布

站内问答 / FPGA
2440 4 1620
现在需要用FPGA产生一个时钟，我现在的做法是直接在代码里 assign clk_out=clk 也就是把PIN_28的时钟直接引到需要的I/O PIN上了，这样我在那个I/O PIN上 测得的是20MHz，但已经不是方波了，是个类似正弦曲线的波，上升沿时间 和下降沿时间都需要30nS左右，20MHz的时候周期就只有50nS。
1. 如果现在我用PLL实现20M的时钟输出，输入PLL的时钟是PIN_28，    输出时那些Dedicated PIN？
2. 这样做是否会提高时钟的质量，也就是上升和下降的时间是否会减小？
期待你的回复~ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
walkerinsky
1楼-- · 2019-03-25 17:03
< / 测得的是20MHz，但已经不是方波了，是个类似正弦曲线的波,我觉得跟你CLOCK 的LOAD有关系，后面的电路 估计是一个等效20~30M带宽的滤波器，当然也有可能是你的FPGA引起的。用PLL的话，不推荐使用assign clk_out=clk输出，推荐用40M时钟对DFF进行01翻转输出，或者用DDR形式。
eeleader
2楼-- · 2019-03-25 20:04
 精彩回答 2  元偷偷看……
swfc_qinmm
3楼-- · 2019-03-26 01:36
原帖由 eeleader 于 2011-3-22 12:27 发表
其实从IO口输出的时钟上升和下降沿没问题, 主要可能是示波器的探头寄生电容影响你的20MHZ上升沿或下降沿.

嗯，可以在示波器输入探头和20MHz输出点之间串一个33欧的小电阻，波形会好很多。
eeleader
4楼-- · 2019-03-26 04:47

楼上的兄弟说的很对,这样可以改善你的测量波形!

一周热门 更多>

相关问题