求助用51的普通I/O口如何模拟I2S总线?

2020-01-26 12:51发布

自己找 软件SPI 代码
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
90999
1楼-- · 2020-01-26 14:49
速率太高,时序要求太高,模不了的。
imfv
2楼-- · 2020-01-26 17:15
imfv 发表于 2013-10-26 19:43
只输出一个通道,可行吗?输出频率不高,达到1K就可以了。

不建议用这个DAC,太折腾了,一定要用这个的话,与其花时间研究模拟I2S这个还不如换个带I2S的MCU,例如STM32。
非要折腾的话,建议也不要用I2S,改用16位右对齐格式,BCK和LRCK由定时器产生,SPI配置成从机模式,同时将BCK送进SPI的SCLK,LRCK送进SPI的CS,然后MISO接DAC的DATA,这样才能保证时序的一致,并从右声道输出单声道的音频。
还有,PCM1781的SCK要和单片机同步,不能用独立的晶振,SCK的频率和采样率也有对应关系,具体看手册说明。
如果可以换DAC,应该选择可以工作在主模式的型号,这样DAC可以产生BCK和LRCK时序,还是把这两个信号接到单片机的SPI上,就不需要占用单片机定时器了,DAC也可以有自己的晶振。
gzhuli
3楼-- · 2020-01-26 20:45
 精彩回答 2  元偷偷看……
imfv
4楼-- · 2020-01-26 22:23
imfv 发表于 2013-10-26 22:41
谢谢版主的回复,请问这个芯片的TEST脚和ZEROA脚外围如何做?

没用过,手册有写的吧。
gzhuli
5楼-- · 2020-01-26 22:26
再次膜拜大侠..
imfv
6楼-- · 2020-01-27 03:08
imfv 发表于 2013-10-27 22:01
看不明白,E文太水。

TEST脚接低电平或悬空即可,ZEROA脚是检测到1024个采样的0数据就输出高电平,两个都悬空就行了。

一周热门 更多>