开启Xilinx Spartan 6的DDR3之路 - 20160823更新

2020-01-26 16:14发布

本帖最后由 zyingjie 于 2016-8-23 14:29 编辑

立帖为证


/**************************************************************************/
/****************************2016-08-23 V02版本完成*********************************/
/**************************************************************************/

黑 {MOD}底板果然好看多了。

DDR3-SPARTAN6.jpg
/**************************************************************************/
/****************************2016-07-26 完成*********************************/
/**************************************************************************/
2Gbit全地址空间测试完成,用的是Xilinx提供的MCB IP硬核,下面是原理图,测试程序和说明书,
请翻滚帖子至最后, 欢迎下载。

/**************************************************************************/
/****************************2016-07-23 更新*********************************/
/**************************************************************************/
经测试,第一版的DDR3可以正常稳定运行在400MHz,全地址空间读写数据无任何问题。
现在开始准备第二版,打算生成100个pcb,并且会将阻焊颜 {MOD}由绿 {MOD}改为黑 {MOD}。
具体设计细节和第一版的区别如下:
(1) IO引脚数量由原来的80个增加到86个IO;
(2) 所有引出的差分线尽量保持等长;
(3) 电容部分进行了改进,每个DC/DC输出都增加了铝电解电容,增加可靠性,铝电解电容都放在背面。
下面是第二版的图片:
TOP.JPG GND.JPG POWER.JPG BOTTOM.JPG
/**************************************************************************/
/****************************2016-07-19 更新*********************************/
/**************************************************************************/
搞了一个上午,终于搞定第一个板子,FPGA的1.2V VDDCore电压,1.5V的DDR3供电电压,
VREF的0.75V电压都OK。往FPGA内部下载点灯程序OK,往SPI FLASH固化程序也OK。
下一步,DDR3 的MCB实现。。。。。。
IMG_1788.JPG
/**************************************************************************/
/****************************2016-07-18 更新*********************************/
/**************************************************************************/
PCB打样回来了,5mil/5mil的线宽线距,10mil的过孔,花了我好多大洋!!!赶紧贴板子去了!!
贴完再上照。
IMG_1786.JPG IMG_1787.JPG
/**************************************************************************/
/****************************2016-07-10 更新*********************************/
/**************************************************************************/
经过不知道多少个工作日空余时间和周末业余时间,终于大致设计板子浮出水面,等待后续检查。
板子采用4层PCB,板子大小5cm x 5cm,层叠情况:Top -> GND -> Power -> Bottom板子芯片情况:
(1) FPGA: Xilinx Spartan6系列的XC6SLX16-FTG256
(2) DDR3: Micron的MT41J128M16,2Gbit存储容量
(2) 电源:采用2片Onsemi的NCP1529分别为FPGA Core 1.2V和DDR3 1.5V提供电源
/**************************************************************************/
TOP.jpg Power.jpg GND.jpg Bottom.jpg















友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
zyingjie
1楼-- · 2020-01-27 22:29
V02版继续发挥热量!
LIU_XF
2楼-- · 2020-01-27 23:06
本帖最后由 LIU_XF 于 2016-9-26 20:51 编辑

楼主,请教一下,VCCAUX接2.5和3.3V有什么区别

为什么不需要VTT电阻呢
zyingjie
3楼-- · 2020-01-28 03:30
LIU_XF 发表于 2016-9-26 20:38
楼主,请教一下,VCCAUX接2.5和3.3V有什么区别

为什么不需要VTT电阻呢

VCC_AUX接3.3V即可。
单片DDR3内存不需要VTT电源,当然这样的配置应用于速率要求是小于800Mb/s,对于-2等级的Spartan-6肯定够了
micky717
4楼-- · 2020-01-28 05:08
厉害!!
meper
5楼-- · 2020-01-28 06:18
 精彩回答 2  元偷偷看……
lvyunhua
6楼-- · 2020-01-28 11:17
能多分享下 测试源码 吗?

一周热门 更多>