专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
【答疑】Quartus报错资源不够用问题分析
2020-01-26 16:39
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
2583
1
1
本帖最后由 FPGA明德扬 于 2020-1-2 09:55 编辑
作者:肖肖肖
本文为明德扬原创文章,转载请注明出处!
当quartus报错资源不够的时候,报错为:170048 Selected device has 56 RAM location(s) of type M9k. However,the current design needs more than 56 to successfully fit.(如下图所示)
那么造成这个问题的原因有以下几个:
1、如果工程用到了FIFO、RAM等,那就可能是这些的深度设置的太深了。
在此处(如下图1.1所示)找到FIFO或者RAM等,双击打开(图1.2)界面查看或者修改详细参数。
图1.1
图1.2
2、用signaltap抓取信号设置的深度太大了。越大越占用资源。
找到“Tool”,打开“SignalTap” (如图2.1)
图2.1
在此处查看、选择SignalTap的深度(如下图所示)
图2.2
3、芯片的型号选择错误了。很多时候芯片决定了资源的大小。
(如果芯片没有选择错误,那么就想办法减少工程的资源占用率)
在此处(如下图3.1所示)查看芯片的型号,双击则更改芯片型号或者查看更详细的芯片资料(如下图3.2所示)
图3.1
图3.2
通过查找,排除了第一个原因。
现在把Signaltap的深度改小一点看看
,重新编译看看,如下图所示,编译通过了,问题解决。
有兴趣的朋友可在
明德扬论坛
获取更多学习资料,也可加入明德扬技术交流Q群:
1479512800
与我们进行深入讨论,期待与大家一起学习进步!
发送
看不清?
0条回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>