求助!调试FPGA时如何把时钟改成JTAG CLK

2020-01-26 16:45发布

小弟初学FPGA,现在相对一块芯片做调试,我在ISE的Generate Programming File上点右键然后再Properties的选项里把Startup Clock改成JTAG Clock,但是一运行iMPACT就自动蹦出一个警告, Impa[size=+0]ct 2257 Startup [size=+0]clo[size=+0]ck has been [size=+0]changed to Cclk in the bitstream stored in memory, but the original bitstream file remains un[size=+0]changed.是不是时钟又被改回去了啊?怎么样才能把时钟改成JTAG Clcok啊?
0条回答

一周热门 更多>