专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
PCIE项目中AXI4 IP核例化详解
2020-01-26 17:08
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
2694
1
1
本帖最后由 FPGA明德扬 于 2019-12-18 09:35 编辑
原创:纳兰公子
本文为明德扬原创文章,转载请注明出处!
本工程实现PCIE的8通道速率2.2GBps通信,并验证数据的正确性。
本工程里已经把PCIE部分做成一个封装的模块,对外提供的是fifo_wr(数据发送fifo)接口和fufi_rd(数据接收的fifo接口),用户只要操作fifo接口,无需关心PCIE的内部驱动。为了便于读者更加明白,可以深入了解PCIE,我们将会制作一个PCIE的连载系列。
今天,首先说一下自定义AXI4的IP核,至于AXI4和PCIE之间有什么联系,敬请关注我们的连载系列文章。
在本篇文章中暂时先不讲解AXI4协议,先来分享例化AXI4的自定义IP核详细步骤。
一、
新建工程
为了节省篇幅,新建工程部分就不详细讲解,以下为我们新建好的工程:
二、
创建自定义IP
点击"Tools"菜单下的"Create and Package New IP",如下图所示:
按照指引,点击"next":
选择AXI4的IP核:
输入IP核的名称:
点击"next":
创建和使用AXI4的IP核
三、
生成BD文件
创建AXI4完毕之后系统会自动生成一个bd文件,如下图所示:
四、
修改IP
五、
修改需求
在修改IP核之后系统会自定的给我们打开另一个工程,我修改为我们自己的需求,打开的工程如下所示:
修改自己的逻辑,添加自己的逻辑端口:
六、
封装IP
七、
验证IP
在bd文件空白的地方右键验证IP:
八、
编译程
九、
调用自定义IP
以上就是我们自行定义IP和调用IP的全过程,对此操作有不懂的朋友可以在下方留言与我进行交流,当然也可以联系明德扬进行更多讨论!
发送
看不清?
0条回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>