EtherCAT主站的纯Verilog的FPGA实现方案

2020-01-26 17:14发布

本帖最后由 feihufuture 于 2019-11-21 09:01 编辑

目前,制造业经济环境不好,为了未来更好的产品竞争力,我们能做的工作之一就是产品升级,其中将运动控制器或数控系统原有的脉冲方向控制方式升级为总线EtherCAT控制方式就是最大卖点之一。
那么本纯Verilog的FPGA实现方案,让上层无需关心任何总线方面的内容,只需要发送接收位置即可,内部无软核,跨平台移植方便(某些厂家的付费IP需要上层来管理总线的某些东西,增加了应用工程师的工作量和不便),简单介绍如下文档中:
EtherCAT主站方案介绍.pdf (165.19 KB, 下载次数: 66) 2019-11-21 08:57 上传 点击文件名下载附件
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
cdlsvim
1楼-- · 2020-01-26 20:43
EtherCAT链路层是可以纯软件实现的,主站是全在FPGA里还是部分?
feihufuture
2楼-- · 2020-01-26 23:07
cdlsvim 发表于 2019-11-21 19:47
EtherCAT链路层是可以纯软件实现的,主站是全在FPGA里还是部分?

全部,all in fpga
zhangmangui
3楼-- · 2020-01-27 01:56
没接触过这方面应用  顶一下
cdlsvim
4楼-- · 2020-01-27 07:22
 精彩回答 2  元偷偷看……
飞扬自我
5楼-- · 2020-01-27 08:34
feihufuture 发表于 2019-11-21 20:55
全部,all in fpga

虎兄这么多年了,终于分享出来了啊。。。
colinh
6楼-- · 2020-01-27 09:04
这么厉害,赞一个

一周热门 更多>