2020-01-26 17:45发布
以马内利3005 发表于 2015-1-19 22:08 已解决！
风魔小象 发表于 2015-1-23 20:34 楼主分享经验啊
以马内利3005 发表于 2015-1-26 23:46 不使用always @(posedge BCLK)语法，而是用系统时钟来锁定BCLK的上升沿，拉高某寄存器电平（一个系统时钟 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 以马内利3005 的问题《FPGA回放正弦波及输出正弦波的畸变问题》','https://www.xiaopingtou.net/q-164305.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
什么问题？怎么解决的
不使用always @(posedge BCLK)语法，而是用系统时钟来锁定BCLK的上升沿，拉高某寄存器电平（一个系统时钟周期），每检测到一次上升沿传输一个数据，即可。
什么意思呀
一周热门 更多>