小弟的课题需要做个类似于相机的东西,暂时确定的方案是STM32F4作为处理器,CPLD驱动CCD,图像分辨率是795*596,CCD信号采集处理芯片AD9840A将图像信号以10位的形式并行的传出来,由CPLD放入SRAM,
我现在的问题是不知道该如何将STM32,CPLD,SRAM三者有机的结合起来,CPLD将CCD的信号放入SRAM,然后STM32又得从SRAM里面读出数据,他们之间的关系该如何协调,地址总线和数据总线该如何分配,一读一写该如何避免冲突呢?若是需要用到两片SRAM做乒乓操作,那又该如何处理数据和地址总线呢? 各位大神能否给小弟提供点参考,谢谢了!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
回答的很详细了。谢谢啦
我也在想STM32的FSMC能不能和CPLD并行通信, 我了解的是FSMC的通信似乎只能是由STM32主动发起的,不管是读还是写;但在这样的高速系统中,最好是并行通信能由CPLD发起,STM32的FSMC被动接收!这样STM32就能释放出来了,
首先谢谢highend的回答!我用的CPLD管脚够用,布线问题不大,STM32和CPLD的通信必须是并行的,SPI速度不够;我现在的思路是依然是两片SRAM做乒乓操作,由CPLD控制,CPLD与STM32并行通信,但两者通过什么并行通信还不知道怎么解决,考虑过FSMC,但是我了解到的FSMC 似乎是只能由STM32主动发起的,我这里需要的是由CPLD主动发起,STM32接收到数据以后最好是能产生一个DMA中断。至于STM32能否处理的过来,这个问题不大,数据是选择性接收的。
一周热门 更多>